PLC工控板的規(guī)劃準(zhǔn)則是什么?

　　PLC工控板的規(guī)劃準(zhǔn)則

　?。?） 在元器材的布局方面，應(yīng)該把彼此有關(guān)的元件盡量放得靠近一些，例如，時鐘發(fā)生器、晶振、CPU的時鐘輸入端都易發(fā)生噪聲，在放置的時候應(yīng)把它們靠近些。關(guān)于那些易發(fā)生噪聲的器材、小電流電路、大電流電路開關(guān)電路等，應(yīng)盡量使其遠離單片機的邏輯控制電路和存儲電路（ROM、RAM），假如或許的話，能夠?qū)⑦@些電路另外制成電路板，這樣有利于抗干擾，進步電路作業(yè)的可靠性。

　?。?） 盡量在要害元件，如ROM、RAM等芯片周圍安裝去耦電容。實際上，印制電路板走線、引腳連線和接線等都或許含有較大的電感效應(yīng)。大的電感或許會在Vcc走線上引起嚴(yán)峻的開關(guān)噪聲尖峰。避免Vcc走線上開關(guān)噪聲尖峰的僅有辦法，是在VCC與電源地之間安放一個0.1uF的電子去耦電容。假如電路板上運用的是外表貼裝元件，能夠用片狀電容直接緊靠著元件，在Vcc引腳上固定。最好是運用瓷片電容，這是因為這種電容具有較低的靜電損耗（ESL）和高頻阻抗，另外這種電容溫度和時刻上的介質(zhì)穩(wěn)定性也很不錯。盡量不要運用鉭電容，因為在高頻下它的阻抗較高。

　　在安放去耦電容時需求注意以下幾點：

　　·在印制電路板的電源輸入端跨接100uF左右的電解電容，假如體積答應(yīng)的話，電容量大一些則更好。

　　·準(zhǔn)則上每個集成電路芯片的周圍都需求放置一個0.01uF的瓷片電容，假如電路板的空地太小而放置不下時，能夠每10個芯片左右放置一個1～10的鉭電容。

　　· 關(guān)于抗干擾才能弱、關(guān)斷時電流改變大的元件和RAM、ROM等存儲元件，應(yīng)該在電源線（Vcc）和地線之間接入去耦電容。

　　·電容的引線不要太長，特別是高頻旁路電容不能帶引線。

　?。?） 在單片機控制系統(tǒng)中，地線的種類有許多，有系統(tǒng)地、屏蔽地、邏輯地、模仿地等，地線是否布局合理，將決議電路板的抗干擾才能。在規(guī)劃地線和接地址的時候，應(yīng)該考慮以下問題：

　　·邏輯地和模仿地要分開布線，不能合用，將它們各自的地線分別與相應(yīng)的電源地線相連。在規(guī)劃時，模仿地線應(yīng)盡量加粗，并且盡量加大引出端的接地面積。一般來講，關(guān)于輸入輸出的模仿信號，與單片機電路之間最好通過光耦進行阻隔。

　　·在規(guī)劃邏輯電路的印制電路版時，其地線應(yīng)構(gòu)成閉環(huán)形式，進步電路的抗干擾才能。

　　·地線應(yīng)盡量的粗。假如地線很細的話，則地線電阻將會較大，形成接地電位隨電流的改變而改變，致使信號電平不穩(wěn)，導(dǎo)致電路的抗干擾才能下降。在布線空間答應(yīng)的情況下，要確保主要地線的寬度至少在2～3mm以上，元件引腳上的接地線應(yīng)該在1.5mm左右。

　　·要注意接地址的選擇。當(dāng)電路板上信號頻率低于1MHz時，因為布線和元件之間的電磁感應(yīng)影響很小，而接地電路構(gòu)成的環(huán)流對干擾的影響較大，所以要采用一點接地，使其不構(gòu)成回路。當(dāng)電路板上信號頻率高于10MHz時，因為布線的電感效應(yīng)明顯，地線阻抗變得很大，此時接地電路構(gòu)成的環(huán)流就不再是主要的問題了。所以應(yīng)采用多點接地，盡量下降地線阻抗。

　　·電源線的安置除了要根據(jù)電流的大小盡量加粗走線寬度外，在布線時還應(yīng)使電源線、地線的走線方向與數(shù)據(jù)線的走線方身共同在布線作業(yè)的最終，用地線將電路板的底層沒有走線的當(dāng)?shù)劁仢M，這些辦法都有助于增強電路的抗干擾才能。

　　·數(shù)據(jù)線的寬度應(yīng)盡或許地寬，以減小阻抗。數(shù)據(jù)線的寬度至少不小于0.3mm(12mil)，假如采用0.46～0.5mm(18mil～20mil)則更為理想。

　　·因為電路板的一個過孔會帶來大約10pF的電容效應(yīng)，這關(guān)于高頻電路，將會引進太多的干擾，所以在布線的時候，應(yīng)盡或許地減少過孔的數(shù)量。再有，過多的過孔也會形成電路板的機械強度下降。